课程大纲
第五章 硬件描述语言HDL
5.1 FPGA及HDL简介
5.2 Verilog HDL
5.3 组合电路设计
5.4 时序电路设计
第一章 绪论
1.1 课程简介
1.2 模拟与数字
1.3 数字技术
解释缩写词的定义
第二章 数制与编码
2.1 数制转换
2.2 二进制的算术运算
2.3 符号数的表示
2.4 二进制补码的加法和减法
2.5 信息的二进制编码
2.6 格雷码和检错纠错码
第1、2章单元测验
第三章 数字电路
3.1 数字系统的逻辑实现
3.2 开关电路与CMOS结构
3.3 CMOS结构的扩展
3.4 电压与电流的容限设置
3.5 集成电路的设计规范
3.6 片内的最大集成设计
3.7 信号传输延迟与功耗
3.8 集成块输入端口设计
3.9 集成块输出端口设计
3.10 集成块与外部电路的匹配
第3章单元测试
第四章 组合逻辑设计原理
4.1 开关代数的公理和定理
4.2 正负逻辑、对偶关系、反演关系的应用
4.3逻辑函数的多种表达形式以及相互之间的…
4.4逻辑函数的卡诺图化简方法-1
4.5逻辑函数的卡诺图化简方法-2
4.6逻辑函数的卡诺图化简方法-3
4.7定时冒险
第四章 组合逻辑设计原理(单元测验)
第四章 组合逻辑设计原理(单元作业)
第六章 组合逻辑设计-
6.1 组合逻辑设计-文档标准
6.2 组合逻辑设计-译码器
6.4三态缓冲器
6.5多路复用器
6.6多路分配器和奇偶校验电路
6.7 比较器
6.8加法器
6.3 编码器
第6章单元测验
第八章 时序逻辑设计实践
8.1 时序逻辑电路的标准文档
8.2 集成锁存器和触发器
8.3 计数器工作原理
8.4 二进制计数器的功能特点
8.5 计数模块应用1
8.6 计数模块应用2
8.7 计数模块应用3
8.8 移位寄存器的工作原理及应用
8.9 移位寄存器构建计数器的工作原理
8.10 环形计数器的自校正问题
8.11 扭环形计数器的设计
8.12 线性反馈移位寄存器计数器的原理
8.13 迭代电路和时序电路的关系
8.14 序列发生器的设计
第七章 时序逻辑设计原理
七单元检测
7.1 时序逻辑电路概述
7.2 双稳态器件
7.3 SR锁存器
7.4 D锁存器
7.5 D触发器
7.6 其他D触发器
7.7 JK触发器和T触发器
7.8 状态机结构
7.9 时钟同步状态机分析
7.10 时钟同步状态机分析2
7.11 时钟同步状态机设计1
7.12 时钟同步状态机设计2
7.13 雷鸟车尾灯
7.14 状态机时序
一．教材：
数字设计—原理与实践（第4版影印版），John F. Wakerly，高等教育出版社 2007
评论0